SDRAM規格、引腳介紹
芯片和模塊
記憶芯片
DDR-200:DDR-SDRAM 記憶芯片在 100MHz 下運行
DDR-266:DDR-SDRAM 記憶芯片在 133MHz 下運行
DDR-333:DDR-SDRAM 記憶芯片在 166MHz 下運行
DDR-400:DDR-SDRAM 記憶芯片在 200MHz 下運行(JEDEC制定的DDR最高規格)
DDR-500:DDR-SDRAM 記憶芯片在 250MHz 下運行(非JEDEC制定的DDR規格)
DDR-600:DDR-SDRAM 記憶芯片在 300MHz 下運行(非JEDEC制定的DDR規格)
DDR-700:DDR-SDRAM 記憶芯片在 350MHz 下運行(非JEDEC制定的DDR規格)
芯片模塊
PC-1600內存模塊指工作在 100MHz 下的DDR-200內存芯片，其擁有 1.600GB/s 的帶寬
PC-2100內存模塊指工作在 133MHz 下的DDR-266內存芯片，其擁有 2.133GB/s 的帶寬
PC-2700內存模塊指工作在 166MHz 下的DDR-333內存芯片，其擁有 2.667GB/s 的帶寬
PC-3200內存模塊指工作在 200MHz 下的DDR-400內存芯片，其擁有 3.200GB/s 的帶寬
引腳介紹
SDRAM在讀寫數據時重點注意以下信號:
(1)CLK:時鐘信號，為輸入信號。SDRAM所有輸入信號的邏輯狀態都需要通過CLK的上升沿采樣確定。
(2)CKE:時鐘使能信號，為輸入信號，高電平有效。CKE信號的用途有兩個:一、關閉時鐘以進入省電模式;二、進入自刷新狀態。CKE無效時，SDRAM內部所有與輸入相關的功能模塊停止工作。
(3)CS#:片選信號，為輸入信號，低電平有效。只有當片選信號有效后，SDRAM才能識別控制器發送來的命令。設計時注意上拉。
(4)RAS#:行地址選通信號，為輸入信號，低電平有效。
(5)CAS#:列地址選通信號，為輸入信號，低電平有效。
(6)WE#:寫使能信號，為輸入信號，低電平有效。
當然還包括bank[…]地址信號，這個需要根據不同的型號來確定，同樣為輸入信號;地址信號A[…]，為輸入信號;數據信號DQ[…]，為輸入/輸出雙向信號;數據掩碼信號DQM，為輸入輸出雙向信號，方向與數據流方向一致，高電平有效。當其有效時，數據總線上出現的對應數據字節被接收端屏蔽。
當今主流
DDR3內存。它屬于SDRAM家族的內存產品，提供了相較于DDR2 SDRAM更高的運行效能與更低的電壓，是DDR2 SDRAM(四倍資料率同步動態隨機存取內存)的后繼者(增加至八倍)，也是現時流行的內存產品。
DDR3 SDRAM為了更省電、傳輸效率更快，使用了SSTL 15的I/O接口，運作I/O電壓是1.5V，采用CSP、FBGA封裝方式包裝，除了延續DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更為精進進的CWD、Reset、ZQ、SRT、PASR功能。
CWD是作為寫入延遲之用，Reset提供了超省電功能的命令，可以讓DDR3 SDRAM內存顆粒電路停止運作、進入超省電待命模式，ZQ則是一個新增的終端電阻校準功能，新增這個線路腳位提供了ODCE(On Die Calibration Engline)用來校準ODT(On Die Termination)內部中斷電阻，新增了SRT(Self-Reflash Temperature)可編程化溫度控制內存時脈功能，SRT的加入讓內存顆粒在溫度、時脈和電源管理上進行優化，可以說在內存內，就做了電源管理的功能，同時讓內存顆粒的穩定度也大為提升，確保內存顆粒不致于工作時脈過高導致燒毀的狀況，同時DDR3 SDRAM還加入PASR(Partial Array Self-Refresh)局部Bank刷新的功能，可以說針對整個內存Bank做更有效的資料讀寫以達到省電功效。
編輯：simon 最后修改時間：2019-07-22
