布線時的阻抗匹配問題
特性阻抗
根據傳輸線理論和信號的傳輸理論，信號不僅僅是時間變量的函數，同時還是距離變量的函數，所以信號在連線上的每一點都有可能變化。因此定義連線的交流阻抗，即變化的電壓和變化的電流之比為傳輸線的特性阻
抗。
Z(w):理想傳輸線的特性阻抗，單位Ω；L:理想傳輸線的電感，H/mm;C:理想傳輸線的電容，F/mm。
傳輸線的特性阻抗只與信號連線本身的特性相關，在實際電路中，導線本身電阻值小于系統的分布阻抗，特
別是在高頻電路中，特性阻抗主要取決于連線的單位分布電容和單位分布電感帶來的分布阻抗。理想傳輸線的
特性阻抗只取決于連線的單位分布電容和單位分布電感。
對于確定的傳輸線而言，其特性阻抗為一個常數。信號的反射現象就是因為信號的驅動端和傳輸線的特性阻抗以及接收端的阻抗不一致所造成的。信號在傳輸的過程中，如果傳輸路徑上的特征阻抗發生變化，信號就會在阻抗不連續的結點產生反射（關于為什么在不連續點產生反射的解釋詳見附錄）。
要格外注意的是，這個特征阻抗是對交流（AC）信號而言的，對直流（DC）信號，傳輸線的電阻并不是特性阻抗值Z0，而是遠小于這個值。
而導線的特性阻抗值跟走線方式有絕對的關系，例如是走在表面層（Microstrip）或內層（Stripline/DoubleStripline），與參考的電源層或地層的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值，也就是說要在布線后才能確定阻抗值。這時候在原理圖上只能預留一些端接（Terminators），如串聯電阻等，來緩和走線阻抗不連續的效應（即DNP電阻）。
PCB走線等效電路
PCB板上的走線可等效為上圖所示的串聯和并聯的電容、電阻和電感結構。串聯電阻的典型值為0.25——0.55ohms/foot，因為絕緣層的緣故，并聯電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Z0。線徑越寬，距電源/地越近，或隔離層的介電常數越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號和信號最終的穩定狀態將不同，這就引起信號在接收端產生反射，這個反射信號將傳回信號發射端并再次反射回來。隨著能量的減弱反射信號的幅度將減小，直到信號的電壓和電流達到穩定。這種效應被稱為振蕩，信號的振蕩在信號的上升沿和下降沿經常可以看到。
阻抗不匹配對電路設計帶來以下效應:
反射信號（ReflectedSignals）；
延時和時序錯誤（Delay&TimingErrors）；
多次跨越邏輯電平門限錯誤（FalseSwitching）；
過沖與下沖（OvershootandUndershoot）；
串擾(InducedNoise);
地彈(GroundNoise);
電磁輻射(EMIRadiation)。
因此印制電路板上導線的特性阻抗是電路板設計的一個重要指標，特別是在高頻電路的PCB設計中，必須考慮導線的特性阻抗和器件或信號所要求的特性阻抗是否一致，是否匹配。
阻抗匹配
阻抗匹配（ImpedanceMatching），在線路板中，若有信號傳遞時，希望有電源的發出端起，在能量損失最小的情形下，能順利的傳送到接受端，而且接受端將其完全吸收而不作任何反射。要達到這種傳輸，線路中的阻抗必須和發出端內部的阻抗相等才行稱為“阻抗匹配”。
阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。阻抗匹配則傳輸功率大，對于一個電源來講，當它的內阻等于負載時，輸出功率最大，此時阻抗匹配。如果是高頻的話，就是無反射波，指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。阻抗匹配分為低頻和高頻兩種情況討論:
在低頻電路中，我們一般不考慮傳輸線的匹配問題，只考慮信號源跟負載之間的情況，因為低頻信號的波長相對于傳輸線來說很長，傳輸線可以看成是“短線”，反射可以不考慮（可以這么理解：因為線短，即使反射回來，跟原信號還是一樣的）。
在高頻電路中，我們還必須考慮反射的問題。當信號的頻率很高時，則信號的波長就很短，當波長短得跟傳輸線長度可以比擬時，反射信號疊加在原信號上將會改變原信號的形狀。如果傳輸線的特征阻抗跟負載阻抗不匹配（相等）時，在負載端就會產生反射（為什么阻抗不匹配時會產生反射以及特征阻抗的求解方法，可參看電磁場與微波方面書籍中的傳輸線理論）。
如果阻抗不匹配，則會形成反射，能量傳遞不過去，降低效率；會在傳輸線上形成駐波（簡單的理解，就是有些地方信號強，有些地方信號弱），導致傳輸線的有效功率容量降低；功率發射不出去，甚至會損壞發射設備。如果是電路板上的高速信號線與負載阻抗不匹配時，會產生震蕩，輻射干擾等。
當阻抗不匹配時，有哪些辦法讓它匹配呢？第一，可以考慮使用變壓器來做阻抗轉換；第二，可以考慮使用串聯/并聯電容或電感的辦法，這在調試射頻電路時常使用；第三，可以考慮使用串聯/并聯電阻的辦法。一些驅動器的阻抗比較低，可以串聯一個合適的電阻來跟傳輸線匹配，例如高速信號線，有時會串聯一個幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯電阻的方法，來跟傳輸線匹配，例如，485總線接收器，常在數據線終端并聯120歐的匹配電阻。
通常所采用的阻抗匹配端接方式有兩種,一種是使負載阻抗與傳輸線阻抗匹配,即并行端接;另一種是使源阻抗與傳輸線阻抗匹配,即串行端接。一般應采用并行端接,因其是在信號能量反射回源端之前在負載端消除反射,這樣可以減少噪聲、電磁干擾以及射頻干擾。下面介紹這兩種主要的端接技術及其優缺點。
并行端接
并行端接理論出發點是在信號源端阻抗很小的情況下，通過增加并聯電阻使負載端輸入阻抗與傳輸線的特征阻抗相匹配，達到消除負載端反射的目的。主要是在盡量靠近負載端的位置加上拉或下拉電阻來實現終端的阻抗匹配,實現形式分為單電阻和雙電阻兩種形式，簡單并行端接和RC并行端接為單電阻形式，戴維寧端接為雙電阻形式。
簡單的并行端接
這種方式是簡單地在負載端加入一下拉到地的電阻R(R=Z0)來實現匹配,以消除信號的反射。采用這種端接的條件是驅動端必須能夠提供輸出高電平時的驅動電流,以保證通過端接電阻的高電平能滿足門限電壓的要求。在數字電路系統中,返回通路上的電流通常都大于系統中供電電源提供的電流,終端匹配到地可以提高電流的吸收能力。如下圖所示：其中term4為源端，term3為負載端。
簡單的并行端接的優點是設計和應用簡單易行,只需要增加一個元件,是最簡單的并行端接技術。其缺點是匹配電阻RT會有直流功率消耗,在輸出為高電平狀態時,對于50Ω的端接電阻,維持TTL高電平時消耗電流高達48mA,這是因為驅動器的最小高電平輸出VOH(min)=2.4V,因此一般器件很難可靠的支持這種端接電路。另外這種端接技術也會使信號的邏輯高輸出電平下降。將TTL輸出終端匹配到地會降低VOH的電平值,從而降低了負載輸入端的噪聲容限。
戴維寧并行端接
戴維寧端接即分壓器型端接,采用上拉電阻R6和下拉電阻R5來構成端接電阻,R5和R6的并聯與Z0相匹配。R6的作用是幫助驅動器更加容易到達邏輯高狀態,這就需要通過V_DC向負載注入電流來實現。R5的作用是幫助驅動器更加容易到達邏輯低狀態,這通過R5向地釋放電流來實現。電阻R5、R6的選擇滿足下列條件：
1、兩電阻的并聯值與傳輸線的特征阻抗相等；
2、與電源連接的電阻值不能太小，以免信號為低電平時驅動電流過大；
3、與地連接的電阻值不能太小，以免信號為高電平時驅動電流過大。
戴維寧并行端接如下圖所示：
戴維寧端接的優點是提高了系統的噪聲容限,降低了對源端器件驅動能力的要求,能很好的解決過沖問題。缺點在于匹配電阻R5和R6上一直有一個常量的直流電流存在,因此直流功耗比較大。
RC并行端接
RC并行端接使用電阻和電容網絡作為端接阻抗。電阻R的值要與傳輸線的特征阻抗相匹配,而電容值的選擇比較復雜,電容值太小會導致RC時間常數過小,這樣RC電路就類似于一個尖銳的信號沿發生器,從而導致信號的過沖與下沖；另一方面,較大的電容會帶來更大的功率消耗。
這種端接方式的優點是電容有阻低頻、通高頻的作用,因此電阻RT驅動器的直流負載,沒有直流損耗。恰當地選取電容值可確保負載端波形接近理想方波,而信號的過沖和下沖又都很小。缺點在于電容的狀態與前一時間信號的數據類型有關,所以數據會出現時間上的抖動。由于這種方式的效果與傳輸線的長度有關,當傳輸線上分布多個驅動器時會降低匹配的效果。另外這種方式不能用于電流模式的驅動器。
串行端接
理論出發點是在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負載端反射回來的信號發生再次反射。
不同于以上介紹的并行端接技術,串行端接是信號源端的端接技術,它是在驅動器和源端之間加入一個電阻R1。驅動器的輸出阻抗ZS與電阻R1的串聯必須與傳輸線的特征阻抗Z0相匹配,即R1=Z0–ZS。這種方式通過使源端的反射系數為零來抑制從負載反射回來的信號,消除了信號的二次反射,所以只有在兩倍于信號在傳輸線上的傳輸延時后,才能在驅動端看到變化后完整的信號幅度。如下圖所示：
串行端接的優點在于每個驅動器只需要一個端接電阻,無須與電源相連,消耗功率小。而且不會給驅動器增加額外的直流負載,也不會在信號線與地之間引入額外的阻抗。缺點是很難將匹配電阻R1調整到一個非常合適的值,因為許多驅動器都是非線性的,輸出阻抗會有所變化,所以R1只能選擇一個適中的值。另外由于在信號通路上增加了電阻,增加了RC時間常數,從而減緩了負載端信號的上升時間,因而不適合于高頻信號通路。
綜上所述：
并聯終端匹配后的信號傳輸具有以下特點：
A驅動信號近似以滿幅度沿傳輸線傳播；
B所有的反射都被匹配電阻吸收；
C負載端接受到的信號幅度與源端發送的信號幅度近似相同。
串聯終端匹配后的信號傳輸具有以下特點：
A由于串聯匹配電阻的作用，驅動信號傳播時以其幅度的50％向負載端傳播；
B信號在負載端的反射系數接近＋1，因此反射信號的幅度接近原始信號幅度的50％。
C反射信號與源端傳播的信號疊加，使負載端接受到的信號與原始信號的幅度近似相同；
D負載端反射信號向源端傳播，到達源端后被匹配電阻吸收；
E反射信號到達源端后，源端驅動電流降為0，直到下一次信號傳輸。
相對并聯匹配來說，串聯匹配不要求信號驅動器具有很大的電流驅動能力。
并聯終端匹配優點是簡單易行；顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關；雙電阻方式則無論信號是高電平還是低電平都有直流功耗。因而不適用于電池供電系統等對功耗要求高的系統。另外，單電阻方式由于驅動能力問題在一般的TTL、CMOS系統中沒有應用，而雙電阻方式需要兩個元件，這就對PCB的板面積提出了要求，因此不適合用于高密度印刷電路板。
串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗；而且只需要一個電阻元件。
附錄：
特性阻抗不連續時產生反射的解釋：
信號在傳輸線傳播時,其路徑上的每一步都有相應的瞬態阻抗。如果互連線的阻抗是可控的,那么瞬態阻抗就等于線的特性阻抗。無論什么原因使瞬態阻抗發生了改變,部分信號都將沿著與原傳播方向相反的方向反射,而另一部分將繼續傳播,但幅度有所變化。反射的量由瞬態阻抗的突變量決定,
如圖1所示。
如果第一個區域的瞬態阻抗是Z1,第二個區域的是Z2,則反射信號與入射信號的幅值之比為:
其中,Vreflected：反射電壓;Vincident：入射電壓;Z2：信號進入區域2時的瞬態阻抗;Z1：信號最初所在區域的瞬態阻抗;ρ：反射系數。
兩個區域的阻抗差異越大,反射信號量越大。
產生反射信號是為了協調兩個重要的邊界條件。信號到達瞬態阻抗不同的兩個區域(區域1和2)的交界面時,在信號和返回回路的導體中僅存在一個電壓和電流回路,而在交界面兩側的電壓和電流都是相同的。邊界面處不可能出現電壓不連續,否則此處會有一個無限大的電場;也不可能出現電流不連續,否則會有一個無限大的磁場。當交界面兩側阻抗不一致時,V1=V2,I1=I2,I1=V1/Z1,I2=V2/Z2不可能同時成立。
為了使整個系統協調穩定,區域1產生了一個反射回源端的電壓。反射的唯一目的就是吸收入射信號和傳輸信號之間不匹配的電壓和電流。如此,交界面兩側的電壓和電流才可以相等,交界面處的電壓和電流才是連續的,整個系統才是平衡的。只要在信號傳輸路徑上出現瞬態阻抗改變,信號就會發生反射
編輯：admin 最后修改時間：2018-01-05
